ONALE PUBLIÉE EN VERTU DU TRAITÉ DE (12) DEMANDE INTERN PÉRATION EN MATIÈRE DE BREVETS (PCT)

(19) Organisation Mondiale de la Propriété Intellectuelle

Bureau international



(43) Date de la publication internationale 31 décembre 2003 (31.12.2003)

(10) Numéro de publication internationale WO 2004/001973 A1

(51) Classification internationale des brevets7: H03L 7/081

(21) Numéro de la demande internationale :

PCT/FR2003/001858

(22) Date de dépôt international: 18 juin 2003 (18.06.2003)

(25) Langue de dépôt :

français

(26) Langue de publication :

français

(30) Données relatives à la priorité: 02/07560

19 juin 2002 (19.06.2002)

(71) Déposant (pour tous les États désignés sauf US): COM-MISSARIAT A L'ENERGIE ATOMIQUE [FR/FR]; 31-33, rue de la Fédération, F-75752 Paris 15ème (FR).

(72) Inventeur; et

(75) Inventeur/Déposant (pour US seulement): MORCHE,

Dominique [FR/FR]; 10, allée du Mijou, F-38240 Meylan (FR).

- (74) Mandataire: RICHARD, Patrick; Brevatome, 03, rue du Docteur Lancereaux, F-75008 Paris (FR).
- (81) État désigné (national): US.
- (84) États désignés (régional): brevet européen (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).


Publiée:

avec rapport de recherche internationale

En ce qui concerne les codes à deux lettres et autres abréviations, se référer aux "Notes explicatives relatives aux codes et abréviations" figurant au début de chaque numéro ordinaire de la Gazette du PCT.

(54) Title: DELAY-LOCKED LOOP

(54) Titre: BOUCLE A VERROUILLAGE DE RETARD



(57) Abstract: The invention concerns a delay-locked loop comprising a delay cell string (R1, R2, , Rn) mounted in series, the delay delivered by the loop being sampled at the output of one of the delay cells, the input of the delay cell string being connected to a first input of a phase/frequency detector (1) whereof the second input is connected to an output of the delay cell. The loop comprises control means (4) adapted to modify, timed by a clock signal (H) and under the action of a control information (I), the delay cell output which is connected to the second input of the phase/frequency detector (1). The invention is more particularly useful for generating and measuring delays and for frequency synthesis in mobile communication applications.

[Suite sur la page suivante]




⁽⁵⁷⁾ Abrégé: L'invention concerne une boucle à verrouillage de retard comprenant une chaîne de cellules de retard (R1, R2,....., Rn) montées en série, le retard délivré par la boucle étant prélevé sur la sortie de l'une des cellules de retard, l'entrée de la chaîne de cellules de retard étant connectée à une première entrée d'un détecteur de phase/fréquence (1) dont une deuxième entrée est connectée à une sortie de cellule de retard. La boucle comprend des moyens de commande (4) aptes à modifier, au rythme d'un signal d'horloge (H) et sous l'action d'une information de commande (I), la sortie de la cellule de retard qui est connectée à la deuxième entrée du détecteur phase/fréquence (1). L'invention s'applique plus particulièrement à la génération et à la mesure de retards ainsi qu'à la synthèse de fréquence dans les applications mobiles.

10

15

25

30



BOUCLE A VERROUILLAGE DE RETARD

Domaine technique et art antérieur

L'invention concerne une boucle à verrouillage de retard plus communément appelée boucle DLL (DLL pour « Delay Locked Loop »).

Les boucles DLL sont communément utilisées pour aligner en phase deux signaux d'horloge, notamment dans les mémoires DRAM (DRAM pour « Dynamic Random Access Memory »). Les boucles DLL permettent alors d'obtenir un très bon synchronisme entre une horloge externe au circuit intégré et une horloge interne. Les boucles DLL sont également utilisées pour générer ou mesurer un retard temporel avec précision, ou encore pour générer des horloges d'échantillonnage de signal (cf. « An Eight Channel 36GSample/s CMOS Timing Analyser », Dan Weinlader, Ron Ho, Chih-Kong Ken Yang, Mark Horowitz, 2000 IEEEInternational Solid-State Conference):

L'invention s'applique à tous les domaines mentionnés ci-dessus et, de façon plus particulièrement avantageuse, à la génération et à la mesure de retards dans les émetteurs-récepteurs utilisant la technique de communication de type ultra large bande.

Le schéma de principe d'une boucle DLL selon l'art antérieur est donné en figure 1. La boucle DLL comprend une chaîne de retard composée de n cellules de retard Ri (i=1, 2, 3, ..., n-1, n) en série, d'un détecteur de phase/fréquence 1, d'une pompe de charges 2 et d'un filtre de boucle 3. Chaque cellule de retard introduit un retard Δt identique aux retards des autres

5 ·

10

15


25

cellules. Le retard Δt peut être contrôlé par un signal qui peut être une tension ou un courant. Chaque cellule de retard peut être réalisée à l'aide d'une paire différentielle. La variation du retard Δt est alors obtenue par la variation du courant de polarisation de la paire différentielle.

L'entrée et la sortie de la chaîne de retard sont appliqués au détecteur de phase/fréquence 1. Le détecteur de phase/fréquence 1 peut être un simple comparateur de phase qui compare les phases des signaux d'entrée et de sortie de la chaîne de retard. Le signal issu du détecteur 1 commande la pompe de charge 2 qui génère alors un courant fonction de la différence de phase entre le signal d'entrée et le signal de sortie de la chaîne de retard. Ce courant est appliqué en entrée du filtre de boucle 3 pour être filtré. Le courant filtré issu du filtre de boucle 3 est appliqué aux cellules de la chaîne de retard pour contrôler le retard des cellules.

Le mode de fonctionnement d'une boucle DLL selon l'art connu va maintenant être décrit.

Un signal de période T est appliqué sur l'entrée de la chaîne de retard. Lorsque la boucle DLL est stabilisée, les signaux en entrée et en sortie de la chaîne de retard sont en phase. Le retard entre ces deux signaux est alors égal à T. Puisque toutes les cellules de retard sont identiques, le retard apporté par une cellule est égal à T/n. On dispose alors, en plus du signal d'horloge appliqué en entrée de la chaîne de retard, de n signaux d'horloge ai (i=1, 2, 3, ..., n-1, n), un signal ai étant décalé de l'intervalle



de temps iT/n par rapport au signal d'horloge appliqué en entrée de la chaîne de retard. Les différents signaux ai peuvent être utilisés pour mesurer un retard, générer un retard, synthétiser un signal de fréquence, reconstruire des signaux, et..

Un avantage de ce type de structure est la faible consommation. Cependant, plusieurs inconvénients peuvent être soulignés.

Ainsi, générer un retard mT/n peut-il conduire 10 à utiliser un nombre n de cellules élevé. Par exemple, un retard de 13T/100 (m=13 et n=100) nécessite l'utilisation de cent cellules de retard.

Par ailleurs, la structure est limitée en fréquence par le retard minimum Tmin qu'impose chaque cellule de retard élémentaire. Lorsqu'on travaille à fréquence maximale, il n'est en effet pas possible de générer un retard qui ne soit pas un multiple entier de Tmin.

L'invention ne présente pas ces inconvénients.

20

25

15

Exposé de l'invention

En effet l'invention concerne une boucle à verrouillage de retard comprenant une chaîne de cellules de retard montées en série, un signal de retard délivré par la boucle étant prélevé sur la sortie d'une des cellules de retard, l'entrée de la chaîne de cellules de retard étant connectée à une première entrée d'un détecteur de phase/fréquence dont une deuxième entrée est connectée à une sortie de cellule de retard. La boucle de retard comprend des moyens de commande aptes à modifier, au rythme d'un

10

15

20

25

30

22003/001858

signal d'horloge et sous l'action d'une information de commande, la sortie de la cellule de retard qui est connectée à la deuxième entrée du détecteur phase/fréquence.

boucle à verrouillage de retard selon La l'invention permet ainsi de modifier le nombre retard par le détecteur de vu cellules phase/fréquence. Cette modification permet de produire un retard élémentaire de chaque cellule de retard différent du retard élémentaire T/n obtenu selon l'art antérieur.

Comme cela apparaîtra dans la suite de la le retard d'une cellule de retard description, élémentaire peut alors être un retard fractionnaire. Il possible d'obtenir boucle DLL est ainsi une fractionnaire.


Une modification du nombre de cellules de retard vues par le détecteur de phase/fréquence peut se faire à chaque coup d'horloge du signal appliqué en entrée de la chaîne de retard. Cette modification peut également se faire à une fréquence plus faible.

L'utilisation d'un nombre de cellules de retard inférieur au nombre total de cellules de disponibles présente également l'avantage de réduire la consommation de la boucle DLL. De plus, la fréquence de travail maximum est augmentée puisque cette fréquence maximum est inversement proportionnelle à la quantité NTmin, où N est le nombre de cellules de retard utilisées et Tmin est le délai minimal apporté par une cellule de retard élémentaire.

10

20

25



Brève description des figures

D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture d'un mode de réalisation préférentiel de l'invention fait en référence aux figures jointes parmi lesquelles :

- la figure 1 représente une boucle à verrouillage de retard selon l'art antérieur;
- la figure 2 représente une boucle à verrouillage de retard selon un premier mode de réalisation de l'invention;
- la figure 3 représente un exemple de boucle à verrouillage de retard selon le premier mode de réalisation de l'invention;
- la figure 4 représente une boucle à verrouillage de 15 retard selon un deuxième mode de réalisation de l'invention;
 - les figure 5A et 5B représentent, respectivement, un perfectionnement de la boucle à verrouillage de retard selon le premier mode de réalisation de l'invention et un perfectionnement de la boucle à verrouillage de retard selon le deuxième mode de réalisation de l'invention.

Sur toutes les figures, les mêmes références désignent les mêmes éléments.

Description détaillée de modes de mise en œuvre de l'invention

La figure 1 a été décrite précédemment ; il est donc inutile d'y revenir.

Ja figure 2 représente une boucle à verrouillage de retard selon un premier mode de

réalisation de l'invention.

Outre les éléments déjà mentionnés en description de la figure 1, une boucle DLL selon le premier mode de réalisation de l'invention comprend des moyens de multiplexage 4. Les moyens de multiplexage 4 comprennent n entrées de signal, une sortie de signal, une entrée d'horloge et une entrée de commande.

entrée dе Chaque signal des movens de multiplexage 4 est reliée à un signal retardé ai 10 différent (i=1, 2, ..., n). La sortie de signal est l'une reliée à des entrées du détecteur de phase/fréquence 1. Le signal qui, parmi les signaux appliqués en entrée du multiplexeur, est appliqué sur l'entrée du détecteur de phase/fréquence est 15 déterminé par un signal d'horloge H appliqué l'entrée d'horloge et par une information I appliquée sur l'entrée de commande. A chaque coup du signal d'horloge H, le signal appliqué au détecteur phase/fréquence est choisi en fonction de l'information 20 L'information I effectue ainsi la sélection du séquencement des signaux qui sont appliqués, au rythme signal d'horloge H, en entrée du détecteur phase/fréquence.

Le signal d'horloge H peut être le même signal que le signal d'horloge appliqué en entrée de la chaîne de retard ou un signal d'horloge différent.

L'information I peut être une information périodique ou non périodique.

De façon générale, la modification du nombre de 30 cellules de retard vues par le détecteur de phase/fréquence peut avoir lieu à chaque coup d'horloge

du signal d'horloge H ou à une fréquence plus faible. Cette modification peut être mise en œuvre de telle sorte que la valeur moyenne du nombre de cellules de retard vues par le détecteur de phase/fréquence est choisie à l'avance en fonction du retard fractionnel que l'on cherche à obtenir. A titre d'exemple, la valeur moyenne du nombre de cellules de retard vues par le détecteur peut être obtenue en effectuant une moyenne pondérée et en utilisant comme pondération pour chaque cellule de retard le nombre de coup d'horloge de l'horloge H pendant lequel le nombre de cellules de retard est effectif. Il existe alors une relation entre le nombre moyen de cellules de retard utilisées NC et le retard Δt d'une cellule élémentaire, à savoir :

15

20

25

30

10

$\Delta t = T/NC$

A titre d'illustration des performances d'une boucle DLL selon l'invention, un exemple non limitatif va maintenant être donné. On considère une chaîne de retard qui comprend dix cellules de retard (n=10). On suppose que l'horloge H qui commande le multiplexage est identique, à un retard près, à l'horloge qui est appliquée en entrée de la chaîne de retard. Le signal appliqué au détecteur de phase/fréquence est différent à chaque coup d'horloge de la fréquence d'entrée. On suppose également, dans cet exemple, que le signal sélectionné par l'information I pour être appliqué en du détecteur de entrée phase/fréquence alternance des signaux a10 et a9. La phase moyenne qui est comparée par le détecteur de phase/fréquence est

20

25

alors égale à 9.5 Δ t, où Δ t est le retard d'une cellule de retard élémentaire. Il vient donc la relation:

$$\Delta t = 2T/19$$

Il est alors possible de générer des retards égaux à 2T/19, 4T/19,...,18T/19 avec une chaîne de dix retards. Pour obtenir un tel résultat à l'aide une boucle DLL selon l'art antérieur, dix-neuf retards sont nécessaires.

Il va maintenant être décrit comment, de façon plus générale, générer un retard quelconque à partir d'une boucle DLL fractionnaire simple. Par boucle DLL fractionnaire simple, il faut entendre une boucle DLL qui n'utilise, pour le multiplexage, que deux signaux de retard successifs, par exemple les signaux an-1 et an.

On suppose que les signaux an-1 et an sont respectivement utilisés pendant p coups d'horloge et qp coups d'horloge. La valeur moyenne du retard apporté par la chaîne de retard est alors égale à $(n-p/q)\Delta t$. La valeur du retard d'une cellule élémentaire est alors donnée par la relation :

$$\Delta t = q T/(qn-p)$$

A titre d'exemple non limitatif, pour une chaîne de retard comprenant dix cellules de retard et en supposant que I est un signal périodique de période 100T (q=100 et la valeur moyenne d'un retard est alors obtenue sur 100 points), il vient donc:

$$\Delta t = 100T/(1000-p)$$

Une évaluation du nombre p conduit alors à :

30 $P = PART[1000-100T/\Delta t]$

où PART[X] représente la partie entière de X.

5.

10



Pour réaliser un retard fractionnaire égal à aT/b en sortie de la cellule de retard de rang k, a et b étant deux nombres entiers quelconques, il faut poser :

 $k \Delta t = a T/b$, soit

a T/b = k q T/(q n-p)

Il apparaît donc un système de 2 équations à 4 inconnues p, q, n, k, chaque inconnue étant un nombre entier. Un tel système d'équations a toujours des solutions.

Par exemple, pour réaliser un retard égal à 13T/100, la solution est la suivante :

p=4, q=13, n=8, k=1

Le retard de 13T/100 est alors obtenu avec seulement huit cellules de retard. Ce résultat est à comparer avec le résultat obtenu selon l'art antérieur où cent cellules de retard sont nécessaires (cf. cidessus).

Un autre exemple peut être donné pour 20 l'obtention d'un retard de 14T/121. La solution suivante est alors obtenue :

p=5, q=7, n=18, k=2.

Dans cet exemple, le nombre de cellules peut encore être réduit par la solution ci-dessous :

p=5, q=14, n=9, k=1.

Neuf cellules sont alors avantageusement suffisantes.

Un exemple de boucle DLL selon le premier mode de réalisation de l'invention va maintenant être décrit en référence à la figure 3.


Selon l'exemple de la figure 3, les moyens de multiplexage 4 comprennent un multiplexeur 5 et un

15

20

25

30



modulateur sigma delta 6. Le modulateur sigma delta 6 comprend une entrée d'horloge et une entrée de signal. Le signal d'horloge H est appliqué sur l'entrée d'horloge et l'information I est appliqué sur l'entrée de signal. Le modulateur sigma delta 6 convertit, au rythme du signal d'horloge H, l'information I en un signal de commande numérique C. Le signal de commande numérique C commande la commutation du multiplexeur 5. Un avantage de l'utilisation d'un modulateur sigma delta est de réduire le bruit de l'information de commande de commutation.

Dans le cas, par exemple, d'une boucle DLL fractionnaire simple, pour générer un séquencement des signaux à appliquer au détecteur correct phase/fréquence, l'information I appliquée au modulateur sigma delta est égale à une valeur fractionnaire p/q, comme cela a été mentionné Le signal С précédemment. délivré en sortie modulateur prend deux états différents (un état +1 pour choisir le signal an et un état 0 pour choisir le signal an-1) de telle sorte que la valeur moyenne du signal C soit égale à p/q, à l'erreur de quantification près (une optimisation du modulateur permet cependant de réduire cette erreur de quantification). alors possible d'obtenir un retard moyen de la boucle égal à la quantité $(n-p/q)\Delta t$, ce qui est le but recherché.

Une boucle DLL selon le premier mode de réalisation de l'invention n'est bien sûr pas limitée à l'exemple de boucle DLL fractionnaire simple mentionné ci-dessus. De façon plus générale, l'utilisation d'un

10

15

.. 30

modulateur sigma delta avec un quantificateur multibit conduit à pouvoir choisir entre les n sorties de retard de la boucle DLL, n étant un nombre supérieur ou égal à 2.

Il est également possible, selon l'invention, d'appliquer une information I variable en entrée du modulateur sigma delta. On obtient alors un retard ou une fréquence modulé par une grandeur variable contenue dans l'information I. Le nombre NC de cellules de retard utilisées est alors une grandeur variable qui d'une élémentaire. module le retard ∆t cellule L'invention peut ainsi être mise en oeuvre pour générer un retard variable utilisé pour générer un signal de modulation PPM (PMM pour « Pulse Position Modulation ») utilisé dans en technologie UWB (UWB pour « Ultra Wide Band »).

La figure 4 représente un deuxième mode de réalisation de boucle de verrouillage de retard selon l'invention.

Outre les circuits représentés en figure 1, la boucle à verrouillage de retard de la figure 4 comprend un premier ensemble d'interrupteurs Iqi (i=1, 2,, n), un deuxième ensemble d'interrupteurs Ipi (i=1, 2,, n) et un circuit de commande 7. Chaque interrupteur Ipi est placé en sortie du retard Ri et chaque interrupteur Iqi est placé en parallèle de l'ensemble formé par le retard Ri et l'interrupteur Ipi.

Les interrupteurs Ipi et Iqi sont commandés par les signaux de commande respectifs pi et qi. Le circuit de commande 7 comprend une entrée d'horloge et une entrée de commande sur lesquelles sont respectivement

30

appliqués un signal d'horloge H et un signal commande I. Les signaux pi et qi sont issus du circuit de commande 7. A chaque coup de l'horloge H, le circuit de commande 7 délivre une combinaison de signaux de commande pi, qi, aptes à ouvrir ou fermer 5 respectifs Ipi, Iqi. Il est interrupteurs possible de retirer un ou plusieurs retards quelconque de la boucle de retards. Si la sortie de la boucle de retard doit osciller, par exemple, entre les signaux an il est alors possible de court-circuiter 10 an-1, alternativement chacune des cellules de retard suivant un algorithme adapté à cette fin (algorithme aléatoire, algorithme à mise en forme de bruit, etc.). Cela permet avantageusement de réduire l'influence de la dispersion des retards entre chacune des cellules de retard. En 15 effet, par exemple, au cas où la dernière cellule de retard Rn présente un retard sensiblement différent du retard des autres cellules, l'influence de cette cellule sera différente de celles des autres cellules du fait de sa commutation hors boucle. 20

Une boucle à verrouillage de retard selon le deuxième mode de réalisation de l'invention présente les mêmes avantages qu'une boucle à verrouillage de retard selon le premier mode de réalisation. A titre d'exemple non limitatif, il est ainsi possible de réaliser une boucle DLL fractionnaire simple utilisant deux signaux de retard successifs, par exemple, les signaux an-1 et an. La valeur du retard Δt d'une cellule élémentaire est alors donnée par la relation :

 $\Delta t = q \cdot T / (qn-p),$

où les grandeurs p, q, n et T sont les grandeurs

10

15

20

25

30

définies précédemment.

De même, le circuit de commande 7 peut être constitué d'un modulateur sigma delta et d'un circuit de commande numérique (non représentés sur les figures). Les signaux d'horloge H et de commande I sont appliqués sur le modulateur sigma delta et un signal de commande numérique C délivré par le modulateur sigma delta est appliqué au circuit de commande numérique.

Selon un perfectionnement du deuxième mode de réalisation de l'invention, il est possible de rajouter des interrupteurs et des charges commutables en entrée et en sortie des différentes cellules de retard de sorte que, quel que soit le retard programmé, le nombre d'interrupteurs traversés soit toujours le même et que chaque cellule de retard voit toujours la même charge sur son entrée et sur sa sortie.

Dans le cadre d'une réalisation de boucle à verrouillage de retard en technologie sur silicium, et quel que soit le mode de réalisation de l'invention, la précision du retard généré ou de la fréquence synthétisée est fonction de l'appariement qui existe entre les différentes cellules de retard. Le nombre de cellules de retard d'une boucle à verrouillage selon l'invention étant très sensiblement réduit par rapport au nombre de cellules retard d'une boucle à de verrouillage selon l'art antérieur, la contrainte de propagation d'une cellule de retard temps de élémentaire peut être réduite. Il est alors possible d'augmenter la surface des composants utilisés pour réaliser une cellule de retard élémentaire, ce qui a pour effet avantageux d'augmenter la précision de la

10

20

25

30

boucle.

De même, quel que soit son mode de réalisation, une boucle à verrouillage de retard selon l'invention permet avantageusement de générer des retards qui ne sont pas des multiples entiers du délai minimum Tmin tout en travaillant à la fréquence maximale d'utilisation.

D'une façon générale, le grand nombre de degrés de liberté d'une boucle DLL selon l'invention comparativement au nombre de degrés de liberté d'une boucle DLL selon l'art antérieur permet d'étendre et d'améliorer très sensiblement les performances de la boucle.

L'invention est avantageusement réalisée si 15 elle utilise les techniques classiques d'intégration VLSI sur silicium.

La figure 5A et 5B représentent un perfectionnement de la boucle à verrouillage de retard selon, respectivement, le premier mode de réalisation de l'invention et le deuxième mode de réalisation de l'invention.

Le fonctionnement d'une boucle à verrouillage de retard comprend deux phases distinctes : une phase d'accrochage et une phase durant laquelle le délai élémentaire ne varie plus.

Le retard généré par chacune des cellules de la boucle de retard a une limite inférieure et une limite supérieure. Lors de la phase d'accrochage, un problème de convergence peut alors apparaître, particulièrement lorsque les contraintes d'accrochage sont sévères. Ce problème de convergence peut également apparaître du

10

fait de la grande dispersion des délais élémentaires différentes des cellules lorsque la boucle à verrouillage de retard est réalisée en technologie sur silicium. Lors de la phase d'accrochage, une boucle à verrouillage de retard peut alors se trouver dans un état de blocage lorsque le retard minimum de chaque cellule est atteint et que le retard global est encore trop élevé. La boucle à verrouillage de retard selon le perfectionnement de l'invention représenté aux figures 5A et 5B permet de supprimer cet inconvénient.

Selon le perfectionnement de l'invention, boucle à verrouillage de retard comprend, en plus des éléments précédemment décrits, un dispositif d'analyse de convergence 8, un commutateur 9 et un circuit de 15 traitement 10. L'entrée du dispositif d'analyse de convergence 8 est reliée à la sortie du détecteur de phase/fréquence 1. Le commutateur 9 comprend deux entrées de signal, une entrée de commande et une sortie. Une première entrée de signal du commutateur 9 est reliée à la sortie du dispositif d'analyse de 20 convergence 8 alors que l'information I mentionnée précédemment est appliquée sur la deuxième entrée de signal. La sortie du commutateur 9 est l'entrée du circuit de traitement 10 dont la sortie est reliée 25 à l'entrée de commande des moyens multiplexage 4 (cas de la figure 5A) ou à l'entrée de commande du circuit de commande 7 (cas de la figure 5B).


Le dispositif d'analyse de convergence 8 30 délivre sur sa sortie une information qui mesure l'état de stabilité et de convergence de la boucle. Le

10

15

20


25



dispositif d'analyse de convergence 8 délivre également le signal de commande du commutateur 9.

Durant la phase d'accrochage, le commutateur 9 est commandé de sorte que la sortie du dispositif d'analyse de convergence 8 soit reliée, via le circuit de traitement 10, à l'entrée de commande des moyens de multiplexage 4 (cas de la figure 5A) ou à l'entrée de commande du circuit de commande 7 (cas de la figure utilise de traitement 10 Le circuit informations de convergence issues du dispositif 8 pour indiquer aux moyens de multiplexage 4 ou au circuit de commande 7 s'il doit augmenter ou diminuer le nombre de. cellules dans la boucle. Le signal S issu du circuit de traitement 10 constitue alors une commande permettant de sélectionner un nombre de cellules de retard apte à éviter le blocage de la boucle.

Lorsque la phase d'accrochage est terminée, le commutateur 9 est commandé de sorte que l'entrée du circuit de traitement 10 soit reliée à l'information I précédemment mentionnée. L'information I traitée par le circuit 10 en fonction du nombre de cellules de retard sélectionné pendant la d'accrochage. Le circuit de traitement 10 aura donc auparavant mémorisé le nombre de cellules sélectionnées pour obtenir la convergence. Le signal S appliqué sur l'entrée de commande des moyens de multiplexage 4 (cas de la figure 5A) ou sur l'entrée de commande du circuit de commande 7 (cas de la figure 5B) est alors obtenu à partir de l'information I et du nombre de cellules 30 mémorisées.



REVENDICATIONS

- 1. Boucle à verrouillage de retard comprenant une chaîne de cellules de retard (R1, R2,, Rn) montées en série, un signal de retard délivré par la boucle étant prélevé sur la sortie de l'une des 5 cellules de retard, l'entrée de la chaîne de cellules de retard étant connectée à une première entrée d'un détecteur de phase/fréquence (1) dont une deuxième entrée est connectée à une sortie de cellule de retard, caractérisée en ce qu'elle comprend des moyens de 10 commande (4, 7) aptes à modifier , au rythme d'un signal d'horloge (H) et sous l'action d'une information de commande (I), la sortie de la cellule de retard qui est connectée à la deuxième entrée du détecteur phase/fréquence (1). 15 ·
- 2. Boucle à verrouillage de retard selon la revendication 1, caractérisée en ce que les moyens de commande comprennent des moyens de multiplexage (4) ayant n entrées et une sortie, chaque entrée des moyens de multiplexage (4) étant reliée à une sortie de cellule de retard différente, la sortie des moyens de multiplexage étant reliée à la deuxième entrée du détecteur phase/fréquence.
- 3. Boucle à verrouillage de phase selon la revendication 2, caractérisée en ce que les moyens de multiplexage (4) comprennent un multiplexeur (5) et un modulateur sigma delta (6) ayant une entrée d'horloge sur laquelle est appliqué le signal d'horloge (H) et une entrée de signal sur laquelle est appliquée l'information de commande (I), le modulateur sigma




- delta (6) délivrant un signal de commande numérique appliqué au multiplexeur (5).
- 4. Boucle à verrouillage de retard selon la revendication 1, caractérisée en ce que les moyens de premier 5 commande comprennent un Iqi (i=1, 2, n), un deuxième d'interrupteurs ••• ; ensemble d'interrupteurs Ipi (i=1, 2,, n) et un circuit de commande (7) ayant une entrée d'horloge sur laquelle est appliqué le signal d'horloge (H) et une appliquée laquelle est de commande sur 10 entrée l'information de commande (I), l'interrupteur Ipi étant placé en sortie de la cellule de retard Ri de rang i et l'interrupteur Iqi étant placé en parallèle de l'ensemble formé par la cellule de retard Ri de rang i et par l'interrupteur Ipi, les interrupteurs Ipi et Iqi 15 étant commandés par des signaux de commande respectifs pi et qi issus du circuit de commande (7).
- 5. Boucle à verrouillage de retard selon la caractérisée revendication 4, en ce interrupteurs et des charges commutables sont placées 20 en entrée et en sortie des différentes cellules de de sorte que, du (R1, R2,, Rn) de la boucle, le nombre fonctionnement d'interrupteurs utilisés dans la boucle soit constant et que chaque cellule de retard voit toujours la même 25 charge sur son entrée et sur sa sortie.
 - 6. Boucle à verrouillage de retard selon l'une quelconque des revendications 4 ou 5, caractérisée en ce que le circuit de commande (7) comprend un modulateur sigma delta ayant une entrée d'horloge sur

10

15

20



laquelle est appliquée le signal d'horloge (H) et une entrée de signal sur laquelle est appliquée le signal de commande (I) et un circuit de commande numérique sur lequel est appliqué un signal de commande numérique délivré par le modulateur sigma delta.


7. Boucle à verrouillage de retard selon l'une quelconque des revendications précédentes, caractérisée en ce que l'information de commande (I) est une valeur fractionnaire p/q de sorte que la sortie de la chaîne de retard est constituée par la sortie de la cellule de retard de rang n-1 pendant p coups d'horloge et par la sortie de la cellule de retard de rang n pendant q coups d'horloge, p et q étant deux nombres entiers, q étant supérieur à p, et que la valeur du retard d'une cellule de retard est donnée par la formule :

$$\Delta t = q T/(qn-p)$$
, où

T est la période d'un signal appliqué en entrée de la chaîne de retard.

- 8. Boucle à verrouillage de retard selon l'une quelconque des revendications précédentes, caractérisée en ce que le signal d'horloge (H) est, à un retard près, identique à un signal appliqué sur la première entrée du détecteur de phase/fréquence (1).
- 9. Boucle à verrouillage de retard selon l'une quelconque des revendications 1 à 7, caractérisée en ce que le signal d'horloge (H) est un signal dont la période est inférieure à la période du signal appliqué sur la première entrée du détecteur de phase/fréquence

25




(1).


10. Boucle à verrouillage de retard selon l'une quelconque des revendications 1 à 9, caractérisée en ce qu'elle comprend des moyens (8, 9, 10) pour sélectionner, pendant une phase d'accrochage de la boucle, un nombre de cellules de retard apte à éviter un blocage de la boucle.


20

- 11. Boucle à verrouillage de retard selon la revendication 10, caractérisée en ce que les moyens (8, sélectionner, pendant 10 10) pour une d'accrochage de la boucle, le nombre de cellules de retard apte à éviter un blocage de la comprennent un dispositif d'analyse de convergence 8, un commutateur (9) et un circuit de traitement (10), l'entrée du dispositif d'analyse de convergence 15 reliée à la sortie du détecteur đe étant phase/fréquence (1), le commutateur (9) étant commandé façon à relier la sortie du dispositif de convergence (8) à l'entrée du circuit de traitement (10), la sortie du circuit de traitement (10) étant 20 reliée à une entrée de commande des moyens de commande (4, 7).
 - 12. Boucle à verrouillage de retard selon la revendication 10 ou 11, caractérisée en ce qu'elle comprend des moyens (10) pour mémoriser le nombre de cellules de retard sélectionné.


1/6

























PCT/FR 03/01858

A.	CLASSIF	CATION	OF SUBJECT	MATTER
ΤP	7	HUSI	7 /ng1	

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

 $\begin{array}{ll} \mbox{Minimum documentation searched (classification system followed by classification symbols)} \\ \mbox{IPC 7} & \mbox{H03L} \end{array}$

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

EPO-Internal, WPI Data, PAJ

Category °	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Υ	US 6 147 525 A (KITAGAWA NOBUTAKA ET AL) 14 November 2000 (2000-11-14) column 8, line 16 - line 65; figure 1	1-3,7-9
Υ	WO 01 45263 A (BROADCOM CORP ;FALLAHI SIAVASH (US); WAKAYAMA MYLES (US); VORENKAM) 21 June 2001 (2001-06-21) page 4, line 16 -page 6, line 21; figures 4,5,7C,8C	1-3,7-9
A .	US 6 154 073 A (CHOI JAE MYOUNG) 28 November 2000 (2000-11-28) column 3, line 29 -column 4, line 58; figures 3,4/	1-12

X Further documents are listed in the continuation of box C.	Patent family members are listed in annex.
Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the International filling date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filling date but later than the priority date claimed Date of the actual completion of the international search	 "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention. "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone. "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art. "&" document member of the same patent family Date of mailing of the international search report
8 October 2003	15/10/2003
Name and mailing address of the ISA European Patent Office, P.B. 5818 Patentlaan 2	Authorized officer
NL – 2280 HV Rijswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo nl, Fax: (+31–70) 340–3016	Aouichi, M



o internetty CApplication No.
PCT/FR 03/01858

		PCT/FR 03/01858
C.(Continua	tion) DOCUMENTS CONSIDERED TO BE RELEVANT	
Category °	Citation of document, with Indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 5 889 436 A (WONG KERN WAI ET AL) 30 March 1999 (1999-03-30) column 6, line 26 -column 7, line 7; figure 8	1-12
. :		
		·
		ł
		ł

INTERNATIONAL SEARCH REPORT

PCT/FR 03/04/58

Patent document cited in search report		Publication date		Patent family member(s)		Publication date
US 6147525	Α	14-11-2000	JP	11163690	Α	18-06-1999
WO 0145263	A	21-06-2001	AU EP WO US US	2100301 1254517 0145263 2003058009 2002027459	A1 A1 A1	25-06-2001 06-11-2002 21-06-2001 27-03-2003 07-03-2002
US 6154073	A .	28-11-2000	KR JP TW	264077 11316620 502502	A	16-08-2000 16-11-1999 14-09-2002
US 5889436	A	30-03-1999	NON	E		

RAPPORT DE RECHERCHE INTERNATIONALE

PCT/FR 03) 61858

A. CLASSEMENT DE L'OBJET DE LA DEMANDE CIB 7 H03L7/081

Selon la classification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB

B. DOMAINES SUR LESQUELS LA RECHERCHE A PORTE

Documentation minimale consultée (système de classification suivi des symboles de classement) CIB 7 H03L

Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche

Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si réalisable, termes de recherche utilisés) EPO-Internal, WPI Data, PAJ

	ENTS CONSIDERES COMME PERTINENTS	
Catégorie °	Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no. des revendications visées
Y	US 6 147 525 A (KITAGAWA NOBUTAKA ET AL) 14 novembre 2000 (2000-11-14) colonne 8, ligne 16 - ligne 65; figure 1	1-3,7-9
Y	WO 01 45263 A (BROADCOM CORP ;FALLAHI SIAVASH (US); WAKAYAMA MYLES (US); VORENKAM) 21 juin 2001 (2001-06-21) page 4, ligne 16 -page 6, ligne 21; figures 4,5,7C,8C	1-3,7-9
Α	US 6 154 073 A (CHOI JAE MYOUNG) 28 novembre 2000 (2000-11-28) colonne 3, ligne 29 -colonne 4, ligne 58; figures 3,4/	1-12

 Catégories spéciales de documents cités: A° document définissant l'état général de la technique, non considéré comme particulièrement pertinent 	"T" document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenenant pas à l'état de la technique pertinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention
 "E" document antérieur, mais publié à la date de dépôt international ou après cette date "L" document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'incliquée) "O" document se référant à une divulgation orale, à un usage, à une exposition ou tous autres moyens "P.", document, publié avant la date de dépôt international, mais postérieurement à la date de priorité revendiquée 	 "X" document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré isolèment "Y" document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme impliquant une activité inventive lorsque le document est associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente pour une personne du métier "&" document qui fait parlie de la même famille de brevets
Date à laquelle la recherche internationale a été effectivement achevée 8 octobre 2003	Date d'expédition du présent rapport de recherche Internationale 15/10/2003
Nom et adresse postale de l'administration chargée de la recherche international Office Européen des Brevets, P.B. 5818 Patentiaan 2 NL – 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Fonctionnaire autorisé Aouichi, M

RAPPORT DE RECHERCHENTERNATIONALE

PCT/FR 03/01058

	US 5 889 436 A (WONG KERN WAI ET AL) 30 mars 1999 (1999-03-30) colonne 6, ligne 26 -colonne 7, ligne 7; figure 8	ertinents	no. des revendications visées 1-12
\	US F OOD 426 A CHONG KERN HAT ET AL.)	ertinents	
	US 5 889 436 A (WONG KERN WAI ET AL) 30 mars 1999 (1999-03-30) colonne 6, ligne 26 -colonne 7, ligne 7; figure 8		1–12
			•

RAPPORT DE RECHERÇIMINTERNATIONALE

Renseignements relatifs au

res nilles de brevets

PCT/FR 03/01858

Document brevet cité au rapport de recherche			Date de publication	Membre(s) de la famille de brevet(s)		Date de publication	
	US	6147525	A	14-11-2000	JP	11163690 A	18-06-1999
	WO	0145263	A	21-06-2001	AU EP WO US US	2100301 A 1254517 A1 0145263 A1 2003058009 A1 2002027459 A1	25-06-2001 06-11-2002 21-06-2001 27-03-2003 07-03-2002
. ,	US	6154073	Α	28-11-2000	KR JP TW-2:	264077 B1 11316620 A 2015025028Base com-	16-08-2000 16-11-1999 11-09-2002
	US	5889436	Α	30-03-1999	AUCU	N	